Page d'accueil

Implémentation d'extensions vectorielles RISC-V pour l'intelligence artificielle sur gem5

Le but de ce travail de bachelor était d'utiliser gem5, un logiciel permettant de simuler différentes configuration matérielles (architecture de processeur, types de mémoires, …) et plus particulièrement gXR5, un fork de gem5 développé à l'EPFL prévu pour pouvoir simuler un système d'exploitation complet sur l'architecture RISC-V.

L'objectif de ce travail était d'essayer de rajouter quelques instructions assembleur nécessaires au support des opérations vectorielles dans gXR5, puis d'essayer d'utiliser ces nouvelles instructions sur des algorithmes de machine learning afin d'observer le gain de performances obtenu.

Les résultats montrent une nette amélioration des performances pour l'application de matrices de convolutions, ainsi que pour les produits matriciels. Néanmoins, il faut considérer les résultats avec prudence car le temps d'exécution des instruction vectorielles a été estimé et n'est pas basé sur des performances réelles mesurée sur un circuit existant.